繪制電路板PCB圖紙工作中的經(jīng)驗(yàn)總結(jié)

印制電路板是電子制作中的重要組成部件,它的首要工作就是PCB圖紙的繪制。印制電路板的設(shè)計(jì)不單是元器件、線路的簡(jiǎn)單布局安排,它是集成元件、有源元件、無(wú)源元件,信號(hào)線.電源線的高密度集合體,還必須符合抗干擾的設(shè)計(jì)原則。其抗千擾性能直接影響到整機(jī)的穩(wěn)定性、可靠性,所以印制電路板的抗干擾是設(shè)計(jì)中至關(guān)重要的一環(huán)。我們就繪制電路板PCB圖紙工作中的幾點(diǎn)經(jīng)驗(yàn)總結(jié)如下。

1.印制電路板尺寸要適中。如果尺寸過(guò)大,會(huì)因印制線條加長(zhǎng),阻抗增加,而導(dǎo)致抗噪聲能力下降,而且成本也會(huì)增加;如果尺寸過(guò)小,印制線條過(guò)密,容易受相鄰線條影響,元器件也會(huì)因?yàn)檫^(guò)于集中,影響散熱。相關(guān)元件應(yīng)相鄰放置,以減小布線長(zhǎng)度,獲得好的抗噪聲效果。對(duì)于易產(chǎn)生噪聲的器件(繼電器、可控硅等)應(yīng)盡量遠(yuǎn)離易被干擾的敏感器件(A/D、D/A轉(zhuǎn)換器、單片機(jī)、數(shù)字IC),最好分開(kāi)制作電路板。

2.地線結(jié)構(gòu)有系統(tǒng)地,機(jī)殼地(屏蔽地)、數(shù)字地、模擬地等。地線的連接分布不正確是產(chǎn)生干擾的重要因素。在設(shè)計(jì)中要注意以下幾點(diǎn):

(1)有模擬電路又有數(shù)字電路的印制電路板。數(shù)字“地”、模擬“地”應(yīng)分開(kāi)布,不能相混。正確布線如圖1所示

(2)大功率器件流過(guò)的電流較大,會(huì)造成數(shù)毫伏,甚至幾伏的壓降,嚴(yán)重干擾低電平信號(hào)電路,所以信號(hào)地和大功率地應(yīng)分開(kāi)布線,單獨(dú)接地

(3)在低頻電路中信號(hào)工作頻率小于IMHz時(shí),它的布線.與元器件間的電感影響小,而接地電路形成的環(huán)流對(duì)干擾影響較大,因此采用一點(diǎn)接地。當(dāng)信號(hào)頻率大于10M于七時(shí),地線阻抗變得很大.此時(shí)應(yīng)盡量降低地線阻抗,而采用就近多點(diǎn)接地。

(4)地線太細(xì),地線電阻會(huì)很大,接地電位會(huì)隨電流變化而變化,對(duì)信號(hào)產(chǎn)生影響。因此,在空間允許的情況下,盡量加粗地線(一般在3mm以上),使其有足夠容量通過(guò)實(shí)際電流，不至于引起印制板發(fā)熱升溫，從而提高抗干擾能力。同時(shí)加大模擬電路的接地面積。

(5)數(shù)字電路設(shè)計(jì)中，因?yàn)樵�器件布局的影�?使地線的粗細(xì)受到限制。因此在耗電較多的集成電路中,由于地線較細(xì),會(huì)在地線端處產(chǎn)生電位差,給電路帶來(lái)干擾,若作成閉環(huán)回路,電位差將大大減小。正確布線如圖2。

3.電源噪聲對(duì)電路性能影響較大,特別在數(shù)字電路中,要給單片機(jī)電源加濾波電路或穩(wěn)壓器,以減小電源噪聲。用短線向各印制電路板并行供電,電源線要根據(jù)電流大小盡量加粗,除減小壓降外,還可以降低禍合噪聲。

(l)多塊邏輯電路的供電,應(yīng)在電源和地線的引人附近并接一個(gè)10~100uf。的大電容和一個(gè)0.01一0.1uF的小電容,以防止板間干擾。

(2)電源輸人端跨接10拌F或更大的電解電容,減小電源噪聲。

(3)印制電路板上,每個(gè)集成都要接人高頻旁路電容,并且旁路電容要緊靠在集成片的vcc與GND端,引線盡量短。從高頻電容的管腳引線,不能從集成塊的Vc。與GND端再引線。高頻電容引線如圖3所示。

(4)對(duì)于抗噪聲能力弱,關(guān)斷時(shí)電流變化大的器件和ROM、RAM存貯器器件,應(yīng)在芯片的電源線(Vc。)和地(GND)間直接接人去藕電容。

另外,電源線與地線走向應(yīng)與數(shù)據(jù)線傳遞方向一致,以增加抗干擾能力。

4.布線的注意事項(xiàng):

(1)在高頻電路中,布線應(yīng)避免90度折線。減小高頻噪聲發(fā)射。正確布線如圖4示

(2)布線時(shí),應(yīng)盡量減小回路面積,以降低感應(yīng)噪聲。正確布線如圖5。

(3)晶振布線方法,擴(kuò)大地線分布面積,并包圍管腳。如圖6示。